隨著印刷電路板(PCB)出現新的部分加成法(semi-additive)技術，可讓其布線設計(trace)寬度減為一半達到1.25mils水準，因此，可讓電路裝配密度達到最大。據EETimes網站報導，目前積體電路不斷進步已從過去在半導體IC微影制程(Lithography)上，開始轉移到PCB制程上。 

 

目前業界最常用的減成法(subtractive)PCB制程，其布線設計寬度容忍公差最小可達到0.5mil以內。分析師指出，布線設計寬度超過3mils以上且訊號邊緣率(signal edge rate)相對較低者，雖然0.5mil的變化值不明顯，但對較薄的布線設計在阻抗控制上則有明顯影響。 

 

首先，PCB制程基本上會先在一或兩邊覆蓋上含銅的基材材料，也就是所謂基材(core)。每家PCB廠商生產用在基板上的銅基板材料與厚度皆不同，因此，絕緣與機械特質也不盡相同。 

 

接著將銅箔與基板材料壓合形成基板后，開始在基板上覆蓋抗腐蝕劑再進行曝光，接著再將未曝光的抗腐蝕劑與銅在酸槽蝕刻形成布線設計。該作法目的是要讓布線設計能形成一道長方形斷面，但在酸槽過程中，不僅會侵蝕掉垂直面的銅，其實也會溶解掉部分水平面的布線設計墻面。 

 

在嚴格控制下的減成法，可讓布線設計形成幾乎呈25~45度的梯形斷面，但若未妥善控制，便會造成布線設計上半部遭過度蝕刻，導致出現上窄下厚的結果。若將經過蝕刻后的布線設計高度與上半部布線設計被侵蝕的深度相比，會得到所謂蝕刻因數(etch factor)，該數值若越大，代表布線設計斷面越像長方形。 

 

一旦布線設計能呈長方形，代表其阻抗(Impedance)越能預測，而且可達到幾乎垂直角度重復布置，代表電路裝配密度可達最高，從訊號完整性角度來看，PCB制造良率也可提高。 

 

同樣可達到這種結果的方法，便是部分加成法(semi-additive)。該方法的基板是采用厚度更薄為2或3微米(μm)銅箔壓合，之后進行導通孔鉆洞并覆蓋無電解銅。 

 

接著在特定范圍添加抗腐蝕劑以便曝光形成需要的布線設計。經過曝光的區域堆疊后，讓留下來的銅進行蝕刻，因此，這種方法基本上與減成法相反。相較減成法采用化學原理，部分加成法布線設計基本上是利用光微影技術(Photolithography)，因此，后者形成的布線設計寬度較符合當初設計。 

 

在極嚴格公差下，其布線設計寬度可維持1.25mils水準并具備一定水準的阻抗控制。經實測發現，整塊PCB板測得的阻抗變化，不會超過0.5ohm，是采減成法的5分之1。 

 

分析指出，具備精準阻抗控制對于達到高速數位系統及微波應用要求不可或缺，這也是透過部分加成法可以達到的。而且其可達到幾呈垂直的布線設計特點，更可讓電路裝配密度達到最大。