在設計PCB時，應注意以下幾點：

(1) 從減小輻射騷擾的角度出發，應盡量選用多層板，內層分別作電源層、地線層，用以降低供電線路阻抗，抑制公共阻抗噪聲，對信號線形成均勻的接地面，加大信號線和接地面間的分布電容，抑制其向空間輻射的能力。

(2) 電源線、地線、PCB走線對高頻信號應保持低阻抗。在頻率很高的情況下，電源線、地線、或PCB走線都會成為接收與發射騷擾的小天線。降低這種騷擾的方法除了加濾波電容外，更值得重視的是減小電源線、地線及其他PCB走線本身的高頻阻抗。因此，各種PCB走線要短而粗，線條要均勻。

(3) 電源線、地線及印制導線在PCB上的排列要恰當，盡量做到短而直，以減小信號線與回線之間所形成的環路面積。

(4) 時鐘發生器盡量靠近到用該時鐘的器件。

(5) 石英晶體振蕩器外殼要接地。

(6) 用地線將時鐘區圈起來，時鐘線盡量短。

(7) PCB盡量使用45°折線而不用90°折線布線以減小高頻信號對外的發射與耦合。

(8) 單面板和雙面板用單點接電源和單點接地；電源線、地線盡量粗。

(9) I/O驅動電路盡量靠近PCB邊的接插件，讓其盡快離開PCB。

(10) 關鍵的線要盡量粗，并在兩邊加上保護地。高速線要短而直。

(11) 元件引腳盡量短，去耦電容引腳盡量短，去耦電容最好使用無引線的貼片電容。

(12) 對A/D類器件，數字部分與模擬部分地線寧可統一也不要交叉。

(13) 時鐘、總線、片選信號要遠離I/O線和接插件。

(14) 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。

(15) 時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳需遠離I/O電纜。

(16) 石英晶體下面以及對噪聲敏感的器件下面不要走線。

(17) 弱信號電路，低頻電路周圍不要形成電流環路。

(18) 任何信號都不要形成環路，如不可避免，讓環路區盡量小。